Family list 152 family members for: JP5283694 Derived from 114 applications.

Back to JP5283694

```
SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME
```

Publication info: CN1051882C C - 2000-04-26 CN1081022 A - 1994-01-19

Electric device matrix device, electro-optical display device, and semiconductor memory 2 having thin-film transistors

Publication info: CN1052574C C - 2000-05-17

CN1086047 A - 1994-04-27

3 METHOD FOR FORMING A SEMICONDUCTOR DEVICE

Publication info: CN1054469C C - 2000-07-12 CN1078068 A - 1993-11-03

4 Semiconductor device and method forming same

Publication info: CN1070052 A - 1993-03-17

CN1121741C C - 2003-09-17

Electronic device, array device, photoelectric display and semiconductor memory with thin-film transistors

Publication info: CN1155101C C - 2004-06-23

CN1254957 A - 2000-05-31

Electronic device, matrix device, photoelectric displaying device and semiconductor

memory with film transistor

Publication info: CN1160791C C - 2004-08-04

CN1255697 A - 2000-06-07

Actire matrix display device

Publication info: CN1183599C C - 2005-01-05

CN1305227 A - 2001-07-25

Electronic device, array device, photoelectric display and semiconductor memory with

thin-film transistors

Publication info: CN1230911C C - 2005-12-07

CN1254958 A - 2000-05-31

SemicInductor display device and electronic device with the semiconductor display

device

Publication info: CN1479137 A - 2004-03-03

10 Semiconductor device and method for forming the same

Publication info: CN1603924 A - 2005-04-06

11 Active matrix liquid crystal display

Publication info: CN1670599 A - 2005-09-21

Gate structure of field effect device and method for forming the same.

Publication info: DE69224310D D1 - 1998-03-12

Gate structure of field effect device and method for forming the same.

Publication info: DE69224310T T2 - 1998-09-24

Electro-optical device.

Publication info: EP0499979 A2 - 1992-08-26

EP0499979 A3 - 1993-06-09

15 Gate structure of field effect device and method for forming the same.

Publication info: EP0502749 A2 - 1992-09-09

EP0502749 A3 - 1993-05-19

EP0502749 B1 - 1998-02-04

No English title available

Publication info: JP2540688B2 B2 - 1996-10-09

JP5283694 A - 1993-10-29

17 No English title available

Publication info: JP2585158B2 B2 - 1997-02-26

JP5267667 A - 1993-10-15

**ELECTRO-OPTICAL DEVICE** 

Publication info: JP2676092B2 B2 - 1997-11-12

JP6123878 A - 1994-05-06

INSULATING GATE TYPE FIELD EFFECT SEMICONDUCTOR DEVICE AND ITS 19

MANUFACTURE

Publication info: JP2717233B2 B2 - 1998-02-18

JP6244200 A - 1994-09-02

INSULATED GATE FIELD EFFECT SEMICONDUCTOR DEVICE AND FABRICATION

**THEREOF** 

Publication info: JP2717234B2 B2 - 1998-02-18

JP6053509 A - 1994-02-25

Family list 152 family members for: JP5283694 Derived from 114 applications.

Back to JP5283694

71	ELECTRO-OPTICAL	DEVICE
	こしこしょ スソ・リア いしみし	

Publication info: JP2740886B2 B2 - 1998-04-15 JP6059276 A - 1994-03-04

INSULATED GATE TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF 22

Publication info: JP2794678B2 B2 - 1998-09-10 JP5114724 A - 1993-05-07

23 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication info: JP2845303B2 B2 - 1999-01-13 JP6291315 A - 1994-10-18

24 No English title available

Publication info: JP2868168B2 B2 - 1999-03-10

JP5343430 A - 1993-12-24

25 SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THEREOF

Publication info: JP2877586B2 B2 - 1999-03-31 JP5090292 A - 1993-04-09

26 SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THEREOF

Publication info: JP2877587B2 B2 - 1999-03-31 JP5090289 A - 1993-04-09

SEMICONDUCTOR DEVICE AND ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY 27

DEVICE

Publication info: JP3000213B2 B2 - 2000-01-17

JP10335673 A - 1998-12-18

LIQUID CRYSTAL DISPLAY DEVICE 28

Publication info: JP3054219B2 B2 - 2000-06-19 JP6202080 A - 1994-07-22

29 INSULATED-GATE SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Publication info: JP3071939B2 B2 - 2000-07-31 JP6163896 A - 1994-06-10

30 No English title available

Publication info: JP307194082 B2 - 2000-07-31

**JP5291575 A** - 1993-11-05

31 SEMICONDUCTOR DEVICE AND ITS FORMING METHOD

Publication info: JP3109051B2 B2 - 2000-11-13 **JP11163369 A** - 1999-06-18

SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

Publication info: JP3291069B2 B2 - 2002-06-10

JP6021465 A - 1994-01-28

33 **SEMICONDUCTOR DEVICE** 

Publication info: JP3320035B2 B2 - 2002-09-03

JP2000068521 A - 2000-03-03

34 INSULATED GATE TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING

**METHOD** 

32

Publication info: JP3556241B2 B2 - 2004-08-18

JP6013610 A - 1994-01-21

No English title available

Publication info: JP3556679B2 B2 - 2004-08-18

JP5335572 A - 1993-12-17

36 **ELECTROOPTICAL DEVICE** 

Publication info: JP3645465B2 B2 - 2005-05-11

JP2000180901 A - 2000-06-30

37 **COMPUTER AND VIEWFINDER** 

Publication info: JP3672785B2 B2 - 2005-07-20

JP2000199888 A - 2000-07-18

38 **DISPLAY DEVICE** 

Publication info: JP5072564 A - 1993-03-26

39 No English title available

Publication info: JP5235357 A - 1993-09-10

JP8028522B B - 1996-03-21

40 No English title available

Publication info: JP5267666 A - 1993-10-15

**Family list** 

Back to JP5283694

152 family members for: JP5283694 Derived from 114 applications.

MANUFACTURE OF SEMICONDUCTOR DEVICE Publication info: JP6061491 A - 1994-03-04

42 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF Publication info: JP6224432 A - 1994-08-12

LIQUID CRYSTAL DISPLAY DEVICE 43 Publication info: JP6258618 A - 1994-09-16

44 **DISPLAY DEVICE** 

Publication info: JP6265847 A - 1994-09-22

45 METHOD OF FORMING THIN FILM TRANSISTOR Publication info: JP6275646 A - 1994-09-30

46 METHOD OF FORMING THIN FILM TRANSISTOR Publication info: JP6275647 A - 1994-09-30

METHOD OF FORMING THIN FILM TRANSISTOR Publication info: JP6275648 A - 1994-09-30

THIN FILM INSULATED GATE SEMICONDUCTOR DEVICE AND MANUFACTURE 48 **THEREOF** Publication info: JP6291316 A - 1994-10-18

49 **INSULATION GATE TYPE SEMICONDUCTOR DEVICE** Publication info: JP2001028447 A - 2001-01-30

50 **DISPLAY DEVICE** 

Publication info: JP2001166339 A - 2001-06-22

51 **INSULATED GATE-TYPE SEMICONDUCTOR DEVICE** Publication info: JP2004320053 A - 2004-11-11

52 INSULATED-GATE SEMICONDUCTOR DEVICE Publication info: KR123795 B1 - 1997-11-25

THIN FILM INSULATED GATE SEMICONDUCTOR DEVICE AND MANUFACTURING 53 THEREOF

Publication info: KR128724 B1 - 1998-04-07

54 A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE Publication info: KR139321 B1 - 1998-07-15

55 AN INSULATDE GATE THIN FILM TRANSISTOR Publication info: KR139322 B1 - 1998-07-15

56 METHOD OF FORMING THIN FILM TRANSISTOR Publication info: KR161993 B1 - 1998-12-01

57 SEMICONDUCTOR DEVICE

Publication info: KR208540 B1 - 1999-07-15

58 **INSULATED GATE TYPE FET AND ITS MAKING METHOD** Publication info: KR9601611 B1 - 1996-02-02

**DISPLAY DEVICE** 

Publication info: KR9604150 B1 - 1996-03-27

60 **ELECTRO-OPTICAL DEVICE AND ITS OPERATING METHOD** 

Publication info: KR9604151 B1 - 1996-03-27

Family list

Back to JP5283694

152 family me	embers for:
JP5283694	
Derived from :	114 applications.

61 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Publication info: KR9608133 B1 - 1996-06-20

62 SEMICONDUCTOR DEVICE

Publication info: KR9611183 B1 - 1996-08-21

63 MOS FIELD EFFECT SEMICONDUCTOR DEVICE

Publication info: KR9611184 B1 - 1996-08-21

64 **ELECTRIC OPTICAL DEVICE** 

Publication info: KR9611185 B1 - 1996-08-21

65 SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME

Publication info: KR9702004 B1 - 1997-02-20

66 SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE FABRICATION PROCESS

Publication info: KR9702267 B1 - 1997-02-27

METHOD OF MAKING INSULATING GATE SEMICONDUCTOR DEVICE

Publication info: KR9703917 B1 - 1997-03-22

68 Semiconductor device

Publication info: TW476451Y Y - 2002-02-11

69 Semiconductor device

Publication info: TW540828Y Y - 2003-07-01

70 Insulated gate field effect semiconductor devices having a LDD region and an anodic

oxide film of a gate electrode
Publication info: USRE36314E E - 1999-09-28

ELECTRO-OPTICAL DEVICE HAVING A RATIO CONTROLLING MEANS FOR PROVIDING

GRADATED DISPLAY LEVELS
Publication info: US5200846 A - 1993-04-06

72 Electro-optical device

Publication info: US5218464 A - 1993-06-08

73 Semiconductor device with oxide layer

Publication info: US5289030 A - 1994-02-22

Insulated gate field effect semiconductor devices having a LDD region and an anodic 74

oxide film of a gate electrode
Publication info: US5308998 A - 1994-05-03

75 Semiconductor device and method for forming the same

Publication info: US5468987 A - 1995-11-21

76 Method for forming semiconductor device comprising metal oxide

Publication info: US5474945 A - 1995-12-12

Semiconductor device and method for forming the same

Publication info: US5485019 A - 1996-01-16

Semiconductor device

Publication info: US5495121 A - 1996-02-27

79 Method for forming a field-effect transistor including anodic oxidation of the gate

Publication info: US5521107 A - 1996-05-28

80 Method of making TFT with anodic oxidation process using positive and negative

Publication info: US5545571 A - 1996-08-13

Family list

Back to JP5283694

152 fan	nily memb	ers for:
JP5283	694	
Derived	from 114	applications.

- 81 Method for forming thin film transistor Publication info: US5650338 A - 1997-07-22
- 82 Semiconductor device and method of forming the same Publication info: US5716871 A - 1998-02-10
- Electric device, matrix device, electro-optical display device, and semiconductor memory 83 having thin-film transistors Publication info: US5821559 A - 1998-10-13
- 84 Method for forming a taper shaped contact hole by oxidizing a wiring Publication info: US5849611 A - 1998-12-15
- Electric device, matrix device, electro-optical display device, and semiconductor memory 85 having thin-film transistors Publication info: US5854494 A - 1998-12-29
- 86 Semiconductor device and method for forming the same Publication info: US5879969 A - 1999-03-09
- 87 Semiconductor device having reduced leakage current Publication info: US5894151 A - 1999-04-13
- 88 Method for forming a semiconductor device using anodic oxidation Publication info: US5899709 A - 1999-05-04
- Method of manufacturing an insulated gate field effect semiconductor device having an 89 offset region and/or lightly doped region Publication info: US5913112 A - 1999-06-15
- 90 Insulated gate field effect transistor having specific dielectric structures Publication info: **US5917225 A** - 1999-06-29
- Insulated gate field effect semiconductor devices Publication info: US5962870 A - 1999-10-05
- Semiconductor device having interlayer insulating film and method for forming the same Publication info: US6013928 A - 2000-01-11
- 93 Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors Publication info: US6028333 A - 2000-02-22
- Active matrix display device Publication info: US6147375 A - 2000-11-14
- 95 Semiconductor device Publication info: US6323528 B1 - 2001-11-27
- Electric device, matrix device, electro-optical display device, and semiconductor memory 96 having thin-film transistors Publication info: US6326642 B1 - 2001-12-04
- Active matrix display device having at least two transistors having LDD region in one 97 pixel Publication info: US6331723 B1 - 2001-12-18
- 98 Active matrix display device including a transistor Publication info: US6476447 B1 - 2002-11-05
- 99 Semiconductor device having interlayer insulating film Publication info: US6566711 B1 - 2003-05-20
- 100 Semiconductor device and method for forming the same Publication info: US6624450 B1 - 2003-09-23

Family list 152 family members for: JP5283694 Derived from 114 applications.

Back to JP5283694

101	Method of fabricating a thin film transistor
	Publication info: US6709907 B1 - 2004-03-23

- Insulated gate field effect semiconductor devices and method of manufacturing the same
  Publication info: US6803600 B2 2004-10-12
  US2002024047 A1 2002-02-28
- 104 Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors
  Publication info: US6953713 B2 2005-10-11
  US2002000554 A1 2002-01-03
- 105 Semiconductor device and method for forming the same Publication info: US6977392 B2 2005-12-20 US2003173570 A1 2003-09-18
- 106 ELECTRO-OPTICAL DEVICE Publication info: US2001017683 A1 2001-08-30
- 107 Electro-optical device Publication info: US2002033906 A1 - 2002-03-21
- Semiconductor device and method of forming the same Publication info: US2004175873 A1 2004-09-09
- 109 Electro-optical device
  Publication info: US2004207777 A1 2004-10-21
- Electro-optical device
  Publication info: US2005001965 A1 2005-01-06
- 111 Electro-optical device
  Publication info: US2005007329 A1 2005-01-13
- Insulated gate field effect semiconductor devices and method of manufacturing the same Publication info: US2005098782 A1 2005-05-12
- 113 Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
  Publication info: US2005214990 A1 2005-09-29
- 114 Semiconductor device and method for forming the same Publication info: US2006060860 A1 2006-03-23

#### JP5283694

Patent number:

JP5283694

**Publication date:** 

1993-10-29

Inventor: Applicant: Classification:

- international:

G02F1/136; H01L21/336; H01L29/786; G02F1/13; H01L21/02;

H01L29/66; (IPC1-7): H01L29/784; G02F1/136; H01L21/336

- european:


Application number: JP19920054322 19920205

Priority number(s): JP19910237100 19910823; JP19910238713 19910826

Report a data error here

#### Abstract of JP5283694

PURPOSE:To reduce a leakage current in the case reverse biased, by forming a channel length longer than a length of the channel length direction of a gate electrode in an insulated-gate type field-effect transistor having at least semiconductor layer, insulating film layer and conductor layer on an insulating substrate. CONSTITUTION:A source region 100, a drain region 101 and a channel region 109 which act as a semiconductor layer are installed on an insulating substrate 105 through a blocking layer 104. A gate insulating film 110 and a gate electrode 111 in which an oxide layer 112 formed by anodizing a material capable of anodization is installed are formed on their regions. Then, a source electrode 102 and a drain electrode 103 are disposed while being brought into contact with the source region 100 and the drain region 101 respectively. By installing the anodized oxide layer 112 in this manner, the distance between both regions 100 and 101 for an ion implantation (that is, channel length 108) is formed longer than a length of the channel length direction of the substantial gate electrode 111 by about twice the thickness of the oxide layer 112, and a leakage current when reverse biased is reduced.



## (19) 日本国特許庁 (JP)

( )

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平5-283694

(43)公開日 平成5年(1993)10月29日


(51) Int. Cl. <sup>5</sup> H01L 29/784	識別記号	1	FI			
G02F 1/136 H01L 21/336	500	9018-2K				
		9056-4M	H01L 29/78	311	H	
		9056-4M		311 審査請求 有	P 請求項の数 8	3 (全14頁)
(21)出願番号	<b>特願平4-54322</b>		(71)出願人	000153878 株式会社半導体エネルギー研究所		
(22)出願日	平成4年(1992)2	月5日	(72)発明者	神奈川県厚木市長谷398番地		
(31)優先権主張番号 (32)優先日	特願平3-237100 平3(1991)8月23	日		神奈川県厚木市		株式会社半
(33)優先権主張国	日本 (JP)		(72)発明者	間瀬 晃	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
(31)優先権主張番号 (32)優先日	号 特願平3-238713 平3(1991)8月26日			神奈川県厚木市 導体エネルギー		株式会社半
(33) 優先権主張国	日本 (JP)		(72)発明者	▲ひろ▼木 正神奈川県厚木市 導体エネルギー	長谷398番地	株式会社半
						最終頁に続く

## (54) 【発明の名称】半導体装置とその作製方法

## (57)【要約】

【目的】 アクティブマトリクス型電気光学装置に用いる薄膜絶縁ゲイト型電解効果トランジスタにおいて、逆バイアス時のリーク電流を減少せしめ、ゲイト電極とソース/ドレイン間の寄生容量の小さい半導体装置とその作製方法を提供する。

【構成】 絶縁ゲート型電解効果トランジスタにおいて、ゲイト電極の表面を陽極酸化せしめ、よって実質的なチャネル長をゲート電極のチャネル長方向の長さよりも長くすることにより、チャネル領域の両側部にゲート電極による電界の全くかからないあるいはゲート電極垂直下に比較して非常に弱いオフセット領域、あるいは非結晶性の不純物半導体領域を形成することを特徴とする。



## 【特許請求の範囲】

【請求項1】絶縁基板上に少なくとも半導体層、絶縁膜層および導体層を有する絶縁ゲイト型電界効果トランジスタにおいて、チャネル長がゲイト電極のチャネル長方向の長さよりも長いことを特徴とする半導体装置。

【請求項2】請求項1において、チャネル長はゲイト電極のチャネル長方向の長さよりもゲイト電極表面に形成されたる酸化物層の厚みの概略2倍程度長いことを特徴とする半導体装置。

【請求項3】絶縁基板上に少なくとも半導体層、絶縁膜 10 層および導体層を有する絶縁ゲイト型電界効果トランジスタの作製方法において、半導体層およびゲイト絶縁膜層を形成後に陽極酸化可能な材料によってゲイト電極部を形成した後に、前記半導体層にp型化またはn型化せしめる不純物イオンを注入してソースまたはドレイン領域を形成した後に、前記ゲイト電極部表面を陽極酸化し、その後に熱処理工程を有することを特徴とする半導体装置の作製方法。

【請求項4】金属のゲイト電極と、該ゲイト電極を包んで形成された陽極酸化物層と、薄膜状のチャネル領域と、該チャネル領域を挟んで形成された一対の第1の不純物領域と、各第1の不純物領域に隣接した第2の不純物領域とを有することを特徴とする薄膜状の絶縁ゲイト型半導体装置。

【請求項5】請求項4において、第1の不純物領域は非 晶質状態であることを特徴とする絶縁ゲイト型半導体装 置。

【請求項6】請求項1において、該半導体装置絶縁基板上に形成され、そのソースもしくはドレインのどちらか一方はキャパシター素子に接続されていることを特徴と 30 する半導体装置。

【請求項7】請求項6において、該半導体装置は液晶表示装置の画素の駆動に用いられることを特徴とする半導体装置。

【請求項8】請求項4において、該半導体装置は絶縁基板上に形成され、そのソースもしくはドレインのどちらか一方はキャパシター素子に接続されていることを特徴とする半導体装置。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、アクティブマトリクス型電気光学装置、特にアクティブマトリクス型液晶電気光学装置等に利用でき、明解なスイッチング特性を有する電界効果型トランジスタの構造およびその作製方法を示すものである。

#### [0002]

【従来の技術】従来のアクティブマトリクス型液晶電気 の1トランジスタ/セル型のダイナミック・ランダム・ 光学装置に用いる薄膜絶縁ゲイト型電界効果トランジス アクセス・メモリー (DRAM) 装置や図5に示すよう タは、図2に示すような構造を有している。絶縁基板2 な回路を各画素に有するアクイティブ型液晶表示装置に 09上にプロッキング層208を有し、ソース204、50 おいては、ゲイト電極とドレイン (あるいはソース) と

ドレイン205、およびチャネル領域203を有する半 導体層上にゲイト絶縁膜202とゲイト電極201を有 する。その上に層間絶縁膜211およびソース電極20 6、ドレイン電極207を有する。

【0003】この従来の絶縁ゲート型電界効果トランジスタの作製手順は、ガラス基板209上にブロッキング層をSiO,をターゲットとしてスパッタ法で成膜したのちに、プラズマCVD法を用いて半導体層を作製し、それをパターンニングすることでソース、ドレイン、チャネル領域となる半導体層を形成の後に、スパッタ法を用いて酸化珪素からなるゲイト絶縁膜202を成膜し、その後減圧CVD法を用いてP(リン)を高濃度ドープしたゲイト電極201を作製する。その後、ゲイト電極201を作製する。その後、ゲイト電極をマスクとした不純物イオンの注入を行い、ソース205およびドレイン204を作製し、その後熱処理を行って活性化を行う、というものであった。

【0004】この様に作製した絶縁ゲイト型電界効果トランジスタは、ゲイト電極201のチャネル長方向の長20 さとチャネル長210はほぼ等しい。

#### [0005]

【発明が解決しようとする課題】この様な構造を有する 絶縁ゲイト型電界効果トランジスタの電流電圧特性は n チャネルの場合図 3 に示す様に、逆バイアス領域 2 5 0 において、ソースドレイン間の印加電圧が増加するにつ れて、リーク電流が増加するという欠点を有していた。 【0006】この様なリーク電流が増した場合、この素 子をアクティブマトリクス型液晶電気光学装置に用いた 時には、図 5 (A)に示した様に、書き込み電流 3 0 0 を通じて液晶 3 0 2 に蓄電された電荷は、非書き込み期間中に素子のリーク部分を通してリーク電流 3 0 1 が放電されてしまい、良好なコントラストを得ることができなかった。

【0007】そのために、このような場合従来例として 図5 (B) に示した様に、電荷保持のためのコンデンサー303を設置することが必要になっていた。しかしな がら、これらコンデンサーを形成するためには、金属配 線による容量用の電極を必要とするために、開口率を低下させる要因となっていた。またこれをITOなどの透 明電極にて形成し開口率を向上させる例も報告されているが、余分なプロセスを必要とするために、歓迎されるものではなかった。

【0008】また、このような絶縁ゲイト型電界効果トランジスタのソースあるいはドレインの一方のみをキャパシター素子(コンデンサー)に接続して、該トランジスタをスイッチング素子として用いる場合、例えば公知の1トランジスタ/セル型のダイナミック・ランダム・アクセス・メモリー(DRAM)装置や図5に示すような回路を各画素に有するアクイティブ型液晶表示装置においては、ゲイト質極とドレイン(あるいはソース)と

の寄生容量の存在によって、キャパシター素子の電圧が 変動してしまうことが知られていた。

【0009】この電圧の変動 Δ V は、ゲイト電圧 V。および寄生容量に比例し、キャパシター素子の容量と寄生容量の和に反比例するため、電圧の変動を抑える為には一般には、セルフアライン方式によってトランジスタを作製して、寄生容量を減らすことがなされていた。しかしながら、デバイスのデザインルールの縮小に伴って、いかにセルフアライン方式によって作製しても、寄生容量の比率が無視できないほど大きなものとなるようにな 10った。

【0010】このため、 ΔVを減らす目的で、 図5

(B) に示すように、本来のキャパシター素子以外に、並列にキャパシターを接続して、見掛け上、キャパシター素子の容量を大きくすることが提案されているが、DRAMにおいてはキャパシター面積の増大、液晶表示装置においては上述のとおり開口率の低下等の問題を無視することが出来ない。本発明は以上の様な問題を解決するものである。

#### [0011]

【問題を解決するための手段】この問題の一つの解決方法として、本発明者らは絶縁ゲイト型電界効果トランジスタにおいて、チャネル長(ソース領域とドレイン領域の間の距離)をゲイト電極のチャネル長方向の長さよりも長くすることにより、チャネル領域のうちのソース領域またはドレイン領域に接する部分にゲイト電極による電界のかからないまたは非常に弱いオフセット領域を形成することで、図4に示すような電流電圧特性をとることを知見した。

【0012】本発明の基本的な構成を図1に示す。絶縁 30 基板105上にプロッキング層104があり、その上に 半導体層としてソース領域100、ドレイン領域10 1、およびチャネル領域109を設ける。チャネル領域 109上にはゲイト絶縁膜110とその上に陽極酸化可能な材料を陽極酸化して絶縁層である酸化物層112を 形成したゲイト電極111が形成されている。ソース領域、ドレイン領域にそれぞれ接してソース電極102、ドレイン電極103を設ける。図1では、層間絶縁物は特に設けられていない様子が描かれているが、ゲイト電極・配線とソース/ドレイン電極・配線との寄生容量が 40 問題となる場合には、従来どおり層間絶縁物を設けてもよく、その実施例は以下に実施例1~3で記述される。

【0013】図1に示す様に、ゲイト電極111と酸化物層112となるゲイト電極部に陽極酸化が可能な材料を選び、その表面部分を陽極酸化して酸化物層112を形成することで、イオン打ち込みの領域であるソース領域100とドレイン領域101の間の距離すなわちチャネル長108は、実質的なゲイト電極111のチャネル長方向の長さよりも酸化物層112の厚みの概略2倍程度長くなる。ゲイト電極部の材料としては、主としてチ50

タン(Ti)、アルミニウム(Al)、タンタル(Ta)、クロム(Cr)、シリコン(Si)単体、あるいはそれらの合金が適している。

【0014】その結果、ゲイト電極両側面に形成されたる酸化物層112にゲイト絶縁膜110を介して向かい合うチャネル領域109中の部分106および107には、ゲイト電極による電界が全くかからないあるいはゲイト電極の垂直下の部分と比較して非常に弱くなる。このような領域106、107を以下では、特にチャネル領域と同じ程度の結晶性、不純物濃度を有している場合に、オフセット領域という。

【0015】また、この領域106、107は不純物の ドープされた非結晶質状態の材料であってもよい。厳密 に議論すれば、領域106、107はそれに隣接するソ ース領域100やドレイン領域101に比べて結晶性が 悪いものであればよい。例えば、領域100、101が 大きな結晶粒の多結晶シリコンでできているのであれ ば、領域106、107はアモルファスシリコンやアモ ルファスシリコンよりも若干結晶性がよい、いわゆるセ ミアモルファスシリコンであればよい。領域100、1 01がセミアモルファスシリコンであれば、領域10 6、107はアモルファスシリコンであればよい。もち ろん、このような非結晶状態の材料には、半導体電気特 性を示すに十分な措置を施す必要が有り、例えばダング リングボンドができるだけ少なくなるように、これらの ダングリングボンドを水素やハロゲンで十分にターミネ イトする必要がある。

【0016】このような非結晶領域を設けることによって図9(a)に示すように、良好なTFT特性を示すことができた。図9(b)は、従来の絶縁ゲイト型トランジスタ構造を有する薄膜トランジスタ(TFT)であり、図から明らかなように、従来の方法であれば著しい逆方向のリーク電流が観測されたが、本発明のように、実質的に非結晶状態である領域を設けることによって、特性は改善された。すなわち、非結晶状態の不純物領域を設けることは、先に述べたオフセット領域を設けることと同じ効果をもたらした。

【0017】このように非結晶領域を設けることによって特性が向上する原因についてはまだ良く判っていない。1つには、非結晶領域では、結晶領域に比べて、添加された不純物元素のイオン化率が低く、そのため同じだけの不純物が添加された場合であっても、より低い不純物濃度を有しているかのように振る舞うため、いわゆる低濃度ドレイン(Lightly-Doped-Drain:LDD)と実質的に同じ領域が形成された為と考えられる。例えば、シリコンでは、アモルファス状態では、イオン化率は室温で0.1~10%というように、単結晶あるいは多結晶半導体の場合(ほぼ100%)に比べて著しく小さい

○ 【0018】あるいは、非結晶状態ではパンドギャップ

が結晶状態に比して大きいので、それが原因とも考えら れる。例えば図9 (e)、(f)のようなエネルギーバ ンド図から説明が可能である。通常のLDD構造のトラ ンジスタでは、ソース/チャネル/ドレインのエネルギ ーパンド図は、図9(c)、(d)のようになってい る。中央の盛り上がったところが、チャネル領域であ る。また、階段状の部分はLDD領域である。ゲイト電 極に電圧が印加されていない場合には図9 (c) で示さ れるが、ゲイト電極に負の大きな電圧が印加されると、 図9(d)で示されるようになる。このとき、ソースと 10 チャネル領域、およびチャネル領域とドレインの間には 禁制帯があって、電子やホール等のキャリヤは移動でき ないのであるが、トンネル効果やバンドギャップ中のト ラップ準位をホッピングしてキャリヤがギャップを飛び 越える。LDD構造でない通常のTFTであれば、ギャ ップの幅はより小さいため、より電流は流れやすい。こ れが逆方向リークであると考えられている。この減少は TFTでは特に顕著である。それは、TFTが多結晶等 の不均質な材料であるため、粒界等に起因するトラップ 準位が多いためと推定される。

【0019】一方、LDD領域のバンドギャップを大き くするとこのような逆方向リークは低減する。LDDの バンドギャップが大きい例は図9の(e)および(f) に示される。図9 (e) はゲイトに電圧の印加されてい ない状態、(f)はゲイトに負の大きな電圧の印加され た状態を示す。(f)から明らかなように(d)と比べ て負の電圧が印加されたときのソースとチャネル領域、 あるいはチャネル領域とドレイン間のギャップの幅が大 きい。トンネル効果はトンネル障壁の幅(この場合はギ ャップの幅)によって著しく影響を受け、ギャップの幅 30 の僅かの増加で著しくその確率は低下する。また、局在 準位を経由したホッピングも複合的なトンネル効果であ るのでギャップの幅が大きくなると飛躍的にその確率は 小さくなる。以上のような理由で、バンドギャップの大 きなLDD領域を形成することは意味のあることである と考えられる。そして、多結晶シリコンのバンドギャッ プが1.1eVであるのに対し、アモルファスシリコン のバンドギャップは1.5~1.8eVであり、このよ うな広いバンドギャップを有する材料をLDDに用いる ことは極めて理想的である。

【0020】本発明によって、特に上述のオフセット領 域を有する半導体装置を作製するには、ソース、ドレイ ン、チャネル領域となる半導体層およびゲイト絶縁膜層 110を形成後に陽極酸化可能な材料によってゲイト電 極部を形成した後に、前記半導体層にp型化またはn型 化せしめる不純物イオンを注入してソース領域100お よびドレイン領域101を形成し、その後ゲイト電極部 表面部分を陽極酸化してゲイト電極111と酸化物層1 12を形成し、熱処理工程等を施せばよい。

【0021】または、前記半導体層およびゲイト絶縁膜 50

層110を形成後に陽極酸化可能な材料によってゲイト 電極部を形成した後に、ゲイト電極部表面部分を陽極酸 化してゲイト電極111と酸化物層112を形成して、 その後前記半導体層にp型化またはn型化せしめる不純 物イオンを注入してソース領域100およびドレイン領 域101を形成してから熱処理工程を施す工程でも良 610

【0022】以上のような工程をとることで、チャネル 長がゲイト電極のチャネル長方向の長さより長い絶縁ゲ イト型電界効果トランジスタを、マスクずれ等による性 能のばらつきなどを発生することなく容易かつ確実に作 製することが可能となる。

【0023】あるいは、非結晶状態の領域を有する本発 明の半導体装置を作製するには、ソース、ドレイン、チ ャネル領域となる半導体層およびゲイト絶縁膜層110 を形成後に陽極酸化可能な材料によってゲイト電極部を 形成した後に、前記半導体層にp型化またはn型化せし める不純物イオンを注入して、該半導体層を非結晶化せ しめ、ソース領域100およびドレイン領域101、そ して、それに隣接する非結晶領域106、107を形成 し、その後ゲイト電極部表面部分を陽極酸化してゲイト 電極111と酸化物層112を形成する。このとき、ゲ イト電極の表面は酸化によって後退する。その後、例え ばレーザーアニール法やフラッシュランプアニール法に よって、ゲイト電極部をマスクとしてセルフアライン的 にソース領域100とドレイン領域101のみを再結晶 化させてもよい。ここで、セルフアライン的にというの は、ゲイト電極部が影となる為、その下に存在する不純 物領域が再結晶化できないからである。

【0024】例えば、イオン打ち込み法を使用する場合 には、イオンの2次散乱による不純物領域の広がりは、 イオンの加速エネルギー等によって計算でき、さらに、 ゲイト電極の後退は、酸化物層の厚さによって決定され るので、これも設計事項として盛り込まれる。したがっ て、本発明では、精密な設計によって、ゲイト電極と不 純物領域の位置関係を最適な状態にすることができる。 すなわち、酸化物層の厚さは10 nm以下の精度で制御 でき、さらに、イオン打ち込みの際の2次散乱について も同程度で制御できるため、この位置関係は10 nm以 下の精度で作製することができる。

【0025】以上のように、本発明では精密なマスク合 わせが、新たに要求されるということはなく、本発明に よって歩留りが低下することは少ない。それにもまし て、本発明によって得られるトランジスタの特性の向上 は大きなものである。以下に実施例を示す。

### 【実施例】

【0026】 〔実施例1〕 本実施例では、対角1インチ を有する液晶電気光学装置を用いた、ビデオカメラ用ビ ューファインダーを作製し、本発明を実施したので説明 を加える。

【0027】本実施例では画素数が387×128の構 成にして、本発明の構成を有した低温プロセスによる高 移動度TFT(薄膜トランジスタ)を用いた素子を形成 し、ビューファインダーを構成した。本実施例で使用す る液晶表示装置の基板上のアクティブ素子の配置の様子 を図7に示し、図6に本実施例の回路図を示す。図7の A-A'断面およびB-B'断面を示す作製プロセスを 図8に描く。A-A'断面はNTFTを示し、B-B' 断面はPTFTを示す。

【0028】図8(A)において、安価な、700℃以 10 下、例えば約600℃の熱処理に耐え得るガラス基板4 00上にマグネトロンRF(高周波)スパッタ法を用い てプロッキング層401としての酸化珪素膜を1000 ~3000人の厚さに作製する。プロセス条件は酸素1 00%雰囲気、成膜温度150℃、出力400~800 W、圧力 0. 5 Paとした。ターゲットに石英または単 結晶シリコンを用いた成膜速度は30~100Å/分で あった。

【0029】この上にシリコン膜をLPCVD(減圧気 相)法、スパッタ法またはプラズマCVD法により形成 20 した。減圧気相法で形成する場合、結晶化温度よりも1 00~200℃低い450~550℃、例えば530℃ でジシラン(Si, Ha) またはトリシラン(Si, Ha) をCVD 装置に供給して成膜した。反応炉内圧力は30~300 Paとした。成膜速度は50~250Å/分であった。 PTFTとNTFTとのスレッシュホールド電圧(Vt h) に概略同一に制御するため、ホウ素をジポランを用 いて1×10<sup>11</sup>~1×10<sup>11</sup> cm<sup>-1</sup>の濃度として成膜中に添加 してもよい。

【0030】スパッタ法で行う場合、スパッタ前の背圧 30 を1×10<sup>-1</sup> Pa以下とし、単結晶シリコンをターゲット として、アルゴンに水素を20~80%混入した雰囲気 で行った。例えばアルゴン20%、水素80%とした。 成膜温度は150℃、周波数は13.56MHz、スパ ッタ出力は400~800W、圧力は0.5Paであっ

【0031】プラズマCVD法により珪素膜を作製する 場合、温度は例えば300℃とし、モノシラン(SiHL)ま たはジシラン(Si, H, )を用いた。これらをPCVD装置 内に導入し、13.56MHzの高周波電力を加えて成 40 膜した。

【0032】これらの方法によって形成された被膜は、 酸素が5×10<sup>11</sup>cm<sup>-1</sup>以下であることが好ましい。この酸 素濃度が高いと、結晶化させにくく、熱アニール温度を 高くまたは熱アニール時間を長くしなければならない。 また少なすぎると、パックライトによりオフ状態のリー ク電流が増加してしまう。そのため4×101~4×1011 cm<sup>-1</sup>の範囲とした。水素は4×10<sup>10</sup>cm<sup>-1</sup>であり、珪素4 ×10<sup>11</sup>cm<sup>1</sup>として比較すると1原子%であった。

素膜を500~5000Å、例えば1500Åの厚さに 作製の後、450~700℃の温度にて12~70時間 非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気 下にて600℃の温度で保持した。珪素膜の下の基板表 面にアモルファス構造の酸化珪素膜が形成されているた め、この熱処理で特定の核が存在せず、全体が均一に加 熱アニールされる。即ち、成膜時はアモルファス構造を 有し、また水素は単に混入しているのみである。

【0034】アニールにより、珪素膜はアモルファス構 造から秩序性の高い状態に移り、一部は結晶状態を呈す る。特にシリコンの成膜後の状態で比較的秩序性の高い 領域は特に結晶化をして結晶状態となろうとする。しか しこれらの領域間に存在する珪素により互いの結合がな されるため、珪素同志は互いにひっぱりあう。レーザラ マン分光により測定すると単結晶の珪素のピーク522 cm¹より低周波側にシフトしたピークが観察される。そ れの見掛け上の粒径は半値巾から計算すると、50~5 00Åとマイクロクリスタルのようになっているが、実 際はこの結晶性の高い領域は多数あってクラスタ構造を 有し、各クラスタ間は互いに珪素同志で結合(アンカリ ング)がされたセミアモルファス構造の被膜を形成させ ることができた。

【0035】結果として、被膜は実質的にグレインパウ ンダリ(以下GBという)がないといってもよい状態を 呈する。キャリアは各クラスタ間をアンカリングされた 個所を通じ互いに容易に移動し得るため、いわゆるGBの 明確に存在する多結晶珪素よりも高いキャリア移動度と なる。即ちホール移動度  $(μ h) = 10 \sim 200 cm^2/$ VSec、電子移動度 (μe) = 15~300cm²/V Secが得られる。

【0036】他方、上記の如き中温でのアニールではな く、900~1200℃の高温アニールにより被膜を多 結晶化してもよい、しかしその場合は核からの固相成長 により被膜中の不純物の偏析がおきて、GBには酸素、 炭素、窒素等の不純物が多くなり、結晶中の移動度は大 きいが、GBでのバリア(障壁)を作ってそこでのキャ リアの移動を阻害してしまう。結果として10cm<sup>1</sup>/Vsec 以上の移動度がなかなか得られないのが実情である。そ のために酸素、炭素、窒素等の不純物濃度をセミアモル ファスのものよりも数分の1から数十分の1にする必要 がある。その様にした場合、50~100cm²/Vse cが得られた。

【0037】このようにして形成した珪素膜にフォトエ ッチングを施し、NTFT用の半導体層402(チャネ ル巾20μm)、PTFT用の半導体層404を作製し た。

【0038】この上にゲイト絶縁膜となる酸化珪素膜4 03を500~2000Å例えば1000Åの厚さに形 成した。これはプロッキング層としての酸化珪素膜の作 【0033】上記方法によって、アモルファス状態の珪 50 製と同一条件とした。これを成膜中に弗素を少量添加

し、ナトリウムイオンの固定化をさせてもよい。

【0039】この後、この上側にアルミニウム膜を形成 した。これをフォトマスクにてパターニングして図8

(B) を得た。NTFT用のゲイト絶縁膜405、ゲイ ト電極部406を形成し、両者のチャネル長方向の長さ は10μmすなわちチャネル長を10μmとした。同様 に、PTFT用のゲイト絶縁膜407、ゲイト電極部4 08を形成し、両者のチャネル長方向の長さは7μmす なわちチャネル長を7μmとした。また双方のゲイト電 極部406、408の厚さは共に0.8 µmとした。図 10 8 (C) において、PTFT用のソース409、ドレイ ン410に対し、ホウ素(B)を1~5×10"cm"の ドーズ量でイオン注入法により添加した。次に図8

(D) の如く、フォトレジスト411をフォトマスクを 用いて形成した。NTFT用のソース412、ドレイン 413としてリン (P) を1~5×10''cm''のドーズ 量でイオン注入法により添加した。

【0040】その後、ゲイト電極部に陽極酸化を施し た。L-酒石酸をエチレングリコールに5%の濃度で希 釈し、アンモニアを用いてpHを7.0±0.2に調整 20 した。その溶液中に基板を浸し、定電流源の+側を接続 し、一側には白金の電極を接続して20mAの定電流状 態で電圧を印加し、150Vに到達するまで酸化を継続 した。さらに、150Vで定電圧状態で加え0.1mA 以下になるまで酸化を継続した。このようにして、ゲイ ト電極部406、408の表面に酸化アルミニウム層4 14を形成し、NTFT用のゲイト電極415、PTF T用のゲイト電極416を得た。酸化アルミニウム層4 14は0. 3μmの厚さに形成した。

【0041】次に、600℃にて10~50時間再び加 30 熱アニールを行った。NTFTのソース412、ドレイ ン413、PTFTのソース409、ドレイン410を 不純物を活性化してN'、P'として作製した。またゲ イト絶縁膜405、407下にはチャネル形成領域41 7、418がセミアモルファス半導体として形成されて いる。

【0042】本作製方法においては、不純物のイオン注 入とゲイト電極周囲の陽極酸化の順序を入れ換えても良 い。この様に、ゲイト電極の周囲に酸化金属からなる絶 緑層を形成したことで、ゲイト電極の実質長さは、チャ 40 パッタ法を用いて、酸化珪素膜を2000Å積層した基 ネル長さよりも絶縁膜の厚さの2倍分、この場合は0. 6 μmだけ短くなることになり、電界のかからないオフ セット領域を設けることで、逆パイアス時のリーク電流 を減少させることが出来た。

【0043】本実施例では熱アニールは図8(A)、

(E) で2回行った。しかし図8(A)のアニールは求 める特性により省略し、双方を図8(E)のアニールに より兼ね製造時間の短縮を図ってもよい。図8(E)に おいて、層間絶縁物419を前記したスパッタ法により 酸化珪素膜の形成として行った。この酸化珪素膜の形成 50 はLPCVD法、光CVD法、常圧CVD法を用いても よい。層間絶縁物は0.2~0.6μmたとえば0.3 μmの厚さに形成し、その後、フォトマスクを用いて電 極用の窓420を形成した。さらに、図8(F)に示す 如くこれら全体にアルミニウムをスパッタ法により形成 し、リード421、423、およびコンタクト422を フォトマスクを用いて作製した後、表面を平坦化用有機 樹脂424例えば透光性ポリイミド樹脂を塗布形成し、 再度の電極穴あけをフォトマスクにて行った。

【0044】2つのTFTを相補型構成とし、かつその 出力端を液晶装置の一方の画素の電極を透明電極として それに連結するため、スパッタ法によりITO(インジ ュームスズ酸化膜)を形成した。それをフォトマスクに よりエッチングし、電極425を構成させた。このIT Oは室温~150℃で成膜し、200~400℃の酸素 または大気中のアニールにより成就した。かくの如くに してNTFT426とPTFT427と透明導電膜の電 極425とを同一ガラス基板401上に作製した。得ら れたTFTの電気的な特性はPTFTで移動度は20 (cm²/Vs)、Vthは-5.9(V)で、NTFTで移動 度は40 (cm²/Vs)、Vthは5.0 (V)であった。 【0045】上記の様な方法に従って液晶装置用の一方 の基板を作製した。この液晶表示装置の電極等の配置は 図7に示している。NTFT426およびPTFT42 7を第1の信号線428と第2の信号線429との交差 部に設けた。このようなC/TFTを用いたマトリクス 構成を有せしめた。NTFT426は、ドレイン413 の入力端のリード421を介し第2の信号線429に連

【0046】他方、PTFT427はドレイン410の 入力端がリード423を介して第2の信号線429に連 結され、ゲート408は信号線428に、ソース409 の出力端はコンタクト422を介してNTFTと同様に 画素電極425に連結している。かかる構造を左右、上 下に繰り返すことにより、本実施例は構成されている。 【0047】次に第二の基板として、青板ガラス上にス 板上に、やはり スパッタ法によりITO(インジュー ム・スズ酸化膜)を形成した。このITOは室温~15 0℃で成膜し、200~400℃の酸素または大気中の アニールにより成就した。また、この基板上にカラーフ ィルターを形成して、第二の基板とした。

結され、ゲート406は多層配線形成がなされた信号線

428に連結されている。ソース412の出力端はコン

タクト422を介して画素の電極425に連結してい

【0048】その後、前記第一の基板と第二の基板によ って、紫外線硬化型アクリル樹脂とネマチック液晶組成 物の6対4の混合物を挟持し、周囲をエポキシ性接着剤 にて固定した。基板上のリードはそのピッチが46μm と微細なため、COG法を用いて接続をおこなった。本

実施例ではICチップ上に設けた金バンプをエポキシ系 の銀パラジウム樹脂で接続し、ICチップと基板間を固 着と封止を目的としたエポキシ変成アクリル樹脂にて埋 めて固定する方法を用いた。その後、外側に偏光板を貼 り、透過型の液晶表示装置を得た。

【0049】〔実施例2〕図10には本実施例の断面図 を示す。まず、基板501としてコーニング7059ガ ラスを使用した。そして、下地の酸化珪素皮膜502を 厚さ100nmだけ、スパッタ法によって形成した。さ らに、アモルファスシリコン被膜503をプラズマCV 10 D法によって50nmだけ形成した。その上にアモルフ ァスシリコン膜の保護の目的で酸化珪素膜504をやは りスパッタ法によって、20nmだけ形成した。これを 600℃で72時間、窒素雰囲気中でアニールし、再結 晶化させた。さらに、これをフォトリソグラフィー法と 反応性イオンエッチング (RIE) 法によってパターニ ングして、図10(A)に示すように島状の半導体領域 を形成した。島状半導体領域形成後、保護用酸化珪素膜 504を除去した。その除去には、バッファー弗酸(弗 化水素と弗化アンモニウムが混合された溶液)を使用し て、ウェットエッチングをおこなった。バッファー弗酸 としては、例えば半導体製造用高純度弗化水素酸(50 w t %) と同弗化アンモニウム溶液 (40 w t %) とを 1:10の比率で混合した溶液とした。なお、このバッ ファー弗酸の酸化珪素に対するエッチングレイトは、7 0 nm/分、同じく酸化アルミニウムでは60 nm/ 分、アルミニウムでは15 nm/分であった。

【0050】さらに、酸化珪素をターゲットとする酸素 雰囲気中でのスパッタ法によって、ゲイト酸化膜505 を厚さ115nmだけ堆積した。この状態でプラズマド 30 ープ法によってゲイト酸化膜505中にリンイオンをド ープした。これは、ゲイト酸化膜中に存在するナトリウ ム等の可動イオンをゲッタリングするためで、ナトリウ ムの濃度が素子の動作に障害とならない程度に低い場合 にはおこなわなくてもよい。本実施例では、プラズマ加 速電圧は10keVで、ドーズ量は2×10''cm-'で あった。ついで、600℃で24時間アニールをおこな って、プラズマドープの衝撃によって生じた、酸化膜、 シリコン膜のダメージを回復させた。

【0051】次に、スパッタリング法によってアルミニ 40 ウム被膜を形成して、これを混酸 (5%の硝酸を添加し た燐酸溶液)によってパターニングし、ゲイト電極・配 線506を形成した。エッチングレートは、エッチング の温度を40℃としてときは225 nm/分であった。 このようにして、TFTの外形を整えた。このときのチ ャネルの大きさは、長さを $8\mu$ m、幅を $20\mu$ mとし た。

【0052】次に、イオン注入法によって、半導体領域 にN型の不純物領域(ソース、ドレイン)507を形成 した。ドーパントとしてはリンイオンを使用し、イオン 50 れるように、レーザー光を斜めから入射させた。例え

エネルギーは80keV、ドーズ量は5×10<sup>11</sup>cm<sup>-1</sup> とした。ドーピングは図に示すように、酸化膜を透過し て不純物を打ち込むスルーインプラによっておこなっ た。このようなスルーインプラを使用するメリットは、 後のレーザーアニールによる再結晶化の過程で、不純物 領域の表面の滑らかさが保たれるということである。ス ルーインプラでない場合には、再結晶の際に、不純物領 域の表面に多数の結晶核が生じ、表面に凹凸が生じる。 このようにして、図10(B)に示されるような構造が 得られた。なお、当然のことながら、このようなイオン 注入によって不純物の注入された部分の結晶性は著しく 劣化し、実質的に非結晶状態(アモルファス状態、ある いはそれに近い多結晶状態)になっている。

【0053】さらに、配線506に電気を通じ、陽極酸 化法によって、ゲイト電極・配線の周囲(上面および側 面)に酸化アルミニウムの被膜508を形成した。陽極 酸化は、3%の酒石酸のエチレングリコール溶液を5% アンモニアで中和して、pHを7.0±0.2とした溶 液を使用しておこなった。まず、溶液中に陰極として白 金を浸し、さらにTFTを基板ごと浸して、配線506 を電源の陽極に接続した。温度は25±2℃に保った。 【0054】この状態で、最初、0.5mA/cm'の 電流を流し、電圧が200Vに達したら、電圧を一定に 保ったまま通電し、電流が0.005mA/cm²にな ったところで電流を止め、陽極酸化を終了させた。この ようにして得られた陽極酸化膜の厚さは約250nmで あった。その様子を図10(C)に示す。

【0055】その後、レーザーアニールをおこなった。 レーザーはKrFエキシマーレーザーを用い、例えば3 50mJ/cm'のパワー密度のレーザーパルスを10 ショット照射した。少なくとも1回のレーザー照射によ って、非結晶状態のシリコンの結晶性をTFTの動作に 耐えられるまで回復させることができることは確かめら れているが、レーザーのパワーのふらつきによる不良の 発生確率を十分に低下させるためには、十分な回数のレ ーザー照射が望ましい。しかしながら、あまりにも多数 のレーザー照射は生産性を低下させることとなるので、 本実施例で用いた10回程度が最も望ましいことが明ら かになった。

【0056】レーザーアニールは、量産性を高めるため に大気圧下でおこなった。すでに、不純物領域の上には 酸化珪素膜が形成されているので、特に問題となること はなかった。もし、不純物領域が露出された状態でレー ザーアニールをおこなっても、結晶化と同時に、大気か ら不純物領域内に酸素が侵入し、結晶性が良くないた め、十分な特性を有するTFTが得られなかった。その ため、不純物領域が露出したものは、真空中でレーザー アニールをおこなう必要があった。

【0057】また、本実施例では、図10(D)に示さ

ば、本実施例では、基板の垂線に対して10°の角度でレーザー光を照射した。角度は作製する素子の設計仕様に合わせて決定される。このようにすることによって、レーザーによって、不純物領域のうち結晶化される領域を非対称とすることができる。すなわち、図中の領域509、510は十分に結晶化された不純物領域である。領域511は不純物領域ではないが、レーザー光によって結晶化された領域である。領域512は不純物領域であるが結晶化がなされていない領域である。例えば、ホットエレクトロンの発生しやすいドレイン側には、図1100(D)の右側の不純物領域を使用すればよい。

【0058】このようにして、素子の形状を整えた。その後は、通常のように、酸化珪素のスパッタ成膜によって層間絶縁物を形成し、公知のフォトリソグラフィー技術によって電極用孔を形成して、半導体領域あるいはゲイト電極・配線の表面を露出させ、最後に、金属被膜を選択的に形成して、素子を完成させた。

【0059】〔実施例3〕本発明によって得られるTF Tにおいては、非結晶半導体領域やオフセット領域の幅 によって、オフ電流だけでなく、ソース/ドレイン間の 耐圧や動作速度が変化する。したがって、例えば、陽極 酸化膜の厚さやイオン注入エネルギー等のパラメータを 最適化することによって、目的に応じたTFTを作製す ることが出来る。しかしながら、これらのパラメータは 一般に1枚の基板上に形成された個々のTFTに対し て、調節できるものではない。例えば、実際の回路にお いては1枚の基板上に、低速動作でもよいが高耐圧のT FTと、低耐圧でもよいが高速動作が要求されるTFT とが、同時に形成されることが望まれる場合がある。一 般に、本発明においては、オフセット領域の幅あるいは 30 非結晶不純物半導体領域の幅が大きいほど、オフ電流が 小さく、耐圧性も向上するが、動作速度が低下するとい う欠点もあった。

【0060】本実施例はこのような問題を解決する1例を示す。図11(上面図)および図12(断面図)には本実施例を示す。本実施例では、特願平3-296331に記述されるような、PチャネルTFTとNチャネルTFTを1つの画素(液晶画素等)を駆動するために使用する画像表示方法において使用される回路の作製に関するものである。ここで、NチャネルTFTは高速性が40要求され、耐圧はさほど問題とされない。一方、PチャネルTFTは、動作速度はさほど問題とされないが、オフ電流が低いことが必要とされ、場合によっては耐圧性がよいことも必要とされる。したがって、NチャネルTFTは陽極酸化膜が薄く(20~100nm)、PチャネルTFTは陽極酸化膜が厚い(250~400nm)ことが望まれる。以下にその作製工程について説明する。

【0061】実施例2の場合と同様にコーニング705 9を基板601として、N型不純物領域602、P型不 50 純物領域603、ゲイト絶縁膜604ゲイト電極・配線606と607を形成した。ゲイト電極・配線はいずれも配線650に接続されている。(図11(A)、図12(A))

【0062】さらに、ゲイト電極・配線606、607に電気を通じ、陽極酸化法によって、ゲイト電極・配線606、607の周囲(上面および側面)に酸化アルミニウムの被膜613、614を形成した。陽極酸化は実施例2と同じ条件でおこなった。ただし、最大電圧は50Vととした。したがって、この工程で作製された陽極酸化膜の厚さは約60nmである。(図12(B))

【0063】次に図11(B)において、651で示されるように、ゲイト電極・配線606をレーザーエッチングによって配線650から切り離した。そして、この状態で再び、陽極酸化を始めた。条件は先と同じであるが、このときには最大電圧は250Vまで上げた。その結果、配線606には電流が流れないので、何の変化も生じなかったが、配線607には電流が流れるため、ゲイト配線607の周囲に厚さ約300nmの酸化アルミニウム皮膜が形成された。(図12(c))

【0064】その後、レーザーアニールをおこなった。その条件は実施例2と同じとした。この場合には、NチャネルTFT(図12左側)は、非結晶領域およびオフセット領域の幅a、は無視できるほど狭いのであるが、陽極酸化膜によってアルミニウムの配線の表面を覆っておかなければ、レーザー光の照射によって著しいダメージがあったので、例え、薄くとも陽極酸化膜を形成する必要があった。一方、PチャネルTFT(図12右側)は陽極酸化膜の厚さが300nmであり、非結晶領域も150~200nm存在した。また、オフセット領域の幅a、も100~150nmであったと推定される。(図12(D))

【0065】実施例2の場合と同様に、大気中でのレーザー照射によって、アルミニウム配線の必要な箇所をエッチングし、PチャネルTFTのゲイト電極を配線607から分離し、また、配線650を切断した。さらに、層間絶縁膜を形成し、コンタクトホールを形成し、配線624や611を形成した。このようにして、回路が形成された。

【0066】このようにして作製された回路においては、NチャネルTFTは、オフセット領域や非結晶領域の幅が小さく、オフ電流は若干多いが、高速性に優れていた。一方、PチャネルTFTは、高速動作は困難であったが、オフ電流が少なく、画素キャパシターに蓄積された電荷を保持する能力に優れていた。

【0067】このように1枚の基板上に機能が異なるTFTを集積しなければならない場合は他にもある。例えば、液晶表示ドライバーにおいては、シフトレジスター等の論理回路には高速TFTが、出力回路には高耐圧TFTが要求される。このような相反する目的に応じたT

FTを作製する場合には本実施例で示した方法は有効で ある。

【0068】 〔実施例4〕 本発明中の実施例1で使用し た作製方法を用いて、図13に示されるようなNチャネ ルTFTからなるアクティブマトリクス回路を作製し た。すなわち、このアクティブマトリクスはゲイト線7 01とデータ線702のマトリクスであり、これらはい ずれも低抵抗なアルミニウムからなるが、本発明におけ る陽極酸化工程を経ているので、厚さ200~400n mの酸化アルミニウムによって被覆されている。これら 10 の線幅は  $2 \mu$ mとした。また、その厚さは  $0.5 \mu$ mと した。また、ゲイト線には各画素のTFTのゲイト電極 703が設けられている。これも同様に酸化アルミニウ ムによって被覆されている。ゲイト電極の下には半導体 層704が形成されており、実施例1のNチャネルTF Tと同様に、リンのドープされたN型多結晶不純物領域 があり、また、本発明の特徴であるオフセット領域に関 しては、その幅は200~400nm程度となるように 設計されている。この半導体層のソースはデータ線70 2にコンタクトし、一方、ドレインはアルミニウム電極 20 705を介して、表示画素電極(ITOからなる)70 6に接続されている。

【0069】図14は本実施例で作製したアクティブマ トリクス素子の回路図と、本実施例の素子の動作、およ び比較のために従来の方法で作製されたTFTを用いた 素子の動作を示したものである。先にも述べたように、 このような構造のマトリクスにおいては、キャパシター C<sub>LC</sub>の充電が終了して、ゲイト電圧がOFF状態となっ たときに、キャパシターCucはゲイトとドレインの寄生 容量Ccpを介して、ゲイト線と容量結合し、その充電電 30 圧からΔVだけ電圧が降下することが知られている。こ の現象は、実施例1のように、NチャネルTFTとPチ ャネルTFTとが並列に接続された回路であっても同様 である。その詳細は、本発明人等の出願である特願平3 -208648に記述されている。

【0070】図14に示されるようにNチャネルあるい はPチャネルどちらか一方のTFTだけからなる回路で は、その電圧降下 A Vは、

 $\Delta V = C_{cp} \cdot V_c / (C_{cc} + C_{cp})$ 

であらわされる。ここで、V。とは、ゲイト電圧のON 電圧からOFF電圧への変動幅である。例えば、セルフ アラインを使用しないで作製したTFTでは、寄生容量 Ccaが著しく大きいので、ΔVも大きくなり、これを克 服する為に図14に示すように画素キャパシターに並列 に蓄積容量Cxxを形成し、見掛け上、画素キャパシター の容量を大きくしていた。しかしながら、このような措 置は問題を本質的に解決することとは成らず、開口率の 低下等の問題を新たに引き起こしたことは先に述べた通 りである。

【0071】セルフアライン方式で作製した素子でも、

画素のサイズが小さくなり、画素キャパシターに比して TFTの寄生容量が無視できなくなった場合には、この 電圧降下は重大な問題となる。例えば、対角3インチの ハイビジョン対応パネル(プロジェクション用)におい ては、画素容量は13fFという微小なものである。-方、プロセスに2μmルールを採用してTFTを作製し た場合には、配線のアスペクト比が大きく、もはや平面 的な重なりはなくとも立体幾何学的に寄生容量が生じて、 しまい、その大きさは数 f Fにもなる。すなわち、画素 キャパシターの容量の10%以上にも達する。

【0072】図14(A)には従来のTFTを用いたア クティブマトリクスの例を示したが、明らかに、ΔVに よって、本来あるべき表示が不可能となる。すなわち、 TFTを高速で動作させる為には、ゲイト電圧はドレイ ン電圧よりも高いことが要求される。通常、ドレイン電 圧の2倍程度の電圧がゲイト電圧として採用される。し たがって、ドレイン電圧が5Vであれば、ゲイト電圧は 10 Vもしくはそれ以上である。さらに、TFTの動作 を完璧にする目的で、OFF状態ではゲイト電圧を負と するときには、ゲイト電圧の変化はより大きくなる。例 えば、図14の場合には、ドレイン電圧は±6 Vの交流 であるが、ゲイト電圧はON状態で+12V、OFF状 態で-4Vであるので、上記の式においては、V。=1 6 Vとなる。寄生容量が2 f Fであれば、図14 (A) に示すように∆Vは2Vであり、ドレイン充電電圧の実 に1/3である。もちろん、自然放電によって画素に蓄 えられた電荷は放電するので、実際にはより一層、表示 を理想的に行うことは困難である。そして、このような 問題を避ける為には、開口率を犠牲にして蓄積容量を設 けなければならなかった。

【0073】一方、本発明を適用した場合には、寄生容 量は著しく削減できる。具体的には 0. 1 f F以下とす ることが出来る。したがって、ΔVは、図14(B)に 示すようにほとんど無視できる。さらに、本発明ではO FF電流が従来の方法で作製されるTFTよりも1桁程 度小さいので自然放電もずっと緩やかであり、極めて表 示が理想的に行える。

[0074]

40

【発明の効果】このようにして、本発明ではゲイト電極 の表面に陽極酸化からなる絶縁膜層を設けることで、チ ャネル長をゲイト電極のチャネル長方向の長さよりも長 くなり、チャネル領域の両側部にゲイト電極による電界 のかからないあるいは非常に弱い電界のかかるオフセッ ト領域を設けること、あるいは同様な手法によって同様 な効果を有する非結晶性の不純物半導体領域を設けるこ とができ、逆パイアス時のリーク電流を削減することが 出来た。その結果、従来不可欠であった電荷保持容量が 不要となって、従来20%程度であった開口率を35% 以上、あるいはそれ以上にすることができ、より良好な 50 表示品質を得ることができた。

18

【0075】本発明では、オフセット領域あるいは非結 晶質不純物領域は、ゲイト電極の陽極酸化膜の厚さによ って決定されるので、これらの領域の幅は10~100 nmの間で極めて精密に制御することができる。しか も、この工程を付加することによって歩留りが著しく低 下することは特に見られなかったし、歩留り低下の原因 として考えられる要因もなかった。

【0076】本発明は主としてシリコン系の半導体装置 について述べたが、ゲルマニウムや炭化珪素、砒化ガリ ウム等の他の材料を使用する半導体装置にも本発明が適 10 用されうることは明白である。

## 【図面の簡単な説明】

【図1】本発明による半導体装置の構造を示す。

【図2】従来例による半導体装置の構造を示す。

【図3】従来例による半導体装置の電流電圧特性を示

【図4】本発明による半導体装置の電流電圧特性を示

【図5】従来例によるアクティブマトリクス型液晶電気 光学装置の回路構成を示す。

【図6】実施例1におけるアクティブマトリクス型液晶 電気光学装置の回路図を示す。

【図7】実施例1におけるアクティブマトリクス型液晶 電気光学装置の構造を示す。

【図8】実施例1におけるアクティブマトリクス型液晶 電気光学装置の作製工程を示す。

【図9】本発明によるTFTの特性例およびその動作原 理を示す。

【図10】実施例2によるTFTの作製工程例の断面図 を示す。

【図11】実施例3によるTFTの作製工程例の上面図

【図12】実施例3によるTFTの作製工程例の断面図


【図13】実施例4におけるアクティブマトリクス型液 晶電気光学装置の構造を示す。

【図14】実施例4におけるアクティブマトリクス型電 気光学装置の回路図および動作を示す。


#### 【符号の説明】


105,209	絶縁基板
104,208	プロッキング層
109,203	チャネル領域
108.210	チャネル長
100,204	ソース領域
101,205	ドレイン領域
110.202	ゲート絶縁膜
111,201	ゲート電極
1 1 2	酸化物層
2 1 1	層間絶縁膜
102,206	ソース電極
103,207	ドレイン電極


## 【図1】





## 【図2】




















【図14】









フロントページの続き

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内